PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08097386 A

(43) Date of publication of application: 12 . 04 . 96

(51) Int. CI

H01L 27/115 H01L 21/8247 H01L 29/788 H01L 29/792

(21) Application number: 06233357

(22) Date of filing: 28 . 09 . 94

(71) Applicant:

NEC CORP

(72) Inventor:

HASE TAKU

(54) SEMICONDUCTOR NON-VOLATILE MEMORY AND OPERATING METHOD THEREOF


(57) Abstract:

PURPOSE: To make it possible to increase the number of times of rewriting informaiton charge and further lower operation voltage and prolong the service life of a ferroelectric material by storing information of a memory cell with spontaneous polarization and applying direct voltage between a lower electrode and an upper electrode of a ferroelectric device in capacitor structure when writing.

CONSTITUTION: A gate electrode of a write transistor W₁₁ is connected to a write word line WW1 while a drain electrode and a source electrode are connected to a write bit line BW1 and a gate electrode of a detection transistor S₁₁ and a lower electrode of a ferroelectric device C₁₁ respectively. Furthermore, the upper electrode of the ferroelectric device C₁₁ is connected to a common plate CP1, the gate electrode of a read transistor R₁₁ is connected to a read word line WR1, the drain electrode is connected to a read bit line BR1 and the source electrode is connected to a drain electrode of the detection transistor S_{11} . The source electrode of the detection transistor S₁₁ is grounded. Spontaneous

polarization is formed on the ferroelectric device C₁₁ where information is written.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-97386

(43)公開日 平成8年(1996)4月12日

(51) Int.Cl.⁶

識別記号 庁内整理番号 FI

技術表示箇所

H01L 27/115 21/8247 29/788

H01L 27/10

434

29/ 78

371

審査請求 有

請求項の数5 OL (全8頁) 最終頁に続く

(21)出願番号

(22)出願日

特願平6-233357

平成6年(1994)9月28日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 長谷 卓

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 半導体不揮発性メモリセル及びその動作方法

(57) 【要約】

【目的】本発明は不揮発性メモリセルにおける情報電荷 の書き換え回数の増加、動作電圧の低電圧化、更には強 誘電体膜の長寿命化を図る。

【構成】半導体基板上に形成された第1のMIS型FE Tと、前記第1のMIS型FETのゲート電極に接続さ れる一電極上に強誘電体薄膜が形成され前記強誘電体薄 膜上に対向電極が形成されたキャパシタ構造の強誘電体 素子と、ソース・ドレイン領域のうちの一方の領域が前 記一電極に接続されソース・ドレイン領域のうちの他方 の領域が第1のビット線に接続されゲート電極が第1の ワード線に接続された第2のMIS型FETと、ソース 領域とドレイン領域がそれぞれ前記第1のMIS型FE Tのドレイン領域と第2のビット線に接続されゲート電 極が第2のワード線に接続された第3のMIS型FET とで構成される。

Wi, Wiz, Wzi, Wzz 書込みトランシスタ C11, C12, C21, C22 強語電体素子 SII, SIZ, SZI, SZZ 検出トランジスタ R11, R12, R21, R22 読出しトランジスタ



【特許請求の範囲】

【請求項1】 半導体基板上に形成された第1のMIS型FETと、前記第1のMIS型FETのゲート電極に接続される一電極上に強誘電体薄膜が形成され前記強誘電体薄膜上に対向電極が形成されたキャパシタ構造の強誘電体素子と、ソース・ドレイン領域のうちの一方の領域が前記一電極に接続されソース・ドレイン領域のうちの他方の領域が第1のビット線に接続されゲート電極が第1のワード線に接続された第2のMIS型FETと、ソース領域とドレイン領域がそれぞれ前記第1のMIS 10型FETのドレイン領域と第2のビット線に接続されゲート電極が第2のワード線に接続された第3のMIS型FETとで構成されていることを特徴とした半導体不揮発性メモリセル。

【請求項2】 前記第1のMIS型FETのしきい値電 圧が0Vであることを特徴とした請求項1記載の半導体 不揮発性メモリセル。

【請求項3】 前記第1のMIS型FETが前記半導体 基板の表面に形成された絶縁膜上のシリコン薄膜に設け られていることを特徴とした請求項1記載あるいは請求 20 項2記載の半導体不揮発性メモリセル。

【請求項4】 記憶情報の書込み動作において、前記第2のMIS型FETが導通状態にされて前記第1のビット線と前記強誘電体素子の前記対向電極間に電圧が印加され、その後、前記強誘電体素子の前記一電極が0Vにされてから前記第2のMIS型FETが非導通状態にされることを特徴とした請求項1記載の半導体不揮発性メモリセルの動作方法。

【請求項5】 記憶情報の読出し動作において、前記強誘電体素子の前記対向電極に0Vが印加され、前記第3のMIS型FETが導通状態にされ、前記第2のビット線の電位が検知されることを特徴とした請求項1記載の半導体不揮発性メモリセルの動作方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置に関し、特に強誘電体膜を用いた半導体不揮発性記憶装置のメモリセルに関する。

[0002]

【従来の技術】半導体の不揮発性記憶素子には、ROM、PROM、EPROM、EEPROM等があり、特にEEPROMは電気的に記憶情報を書き換えることが可能であり、フラッシュEEPROMとして用途開発が大々的に進められている。

【0003】このEEPROMにおいては、フローティングゲート型トランジスタが使用され、2層のゲート電極構造の第1層ゲート電極であるフローティングゲート電極に記憶情報電荷が蓄積される。ここで、第2層ゲート電極はコントロールゲート電極と呼ばれ、情報電荷の書き換え制御に使用される。

【0004】一方、前述の不揮発性記憶素子とは全く異る記憶方法として、強誘電体の自発分極を利用する方法が考えられている。そして、この強誘電体を利用する方法では3通りの構造が検討されている。その1つがキャパシタ構造であり、他の1つがMFS(Metal Ferroelectric Semiconductor)一FET(Field Effect Transistor)構造であり、そして3つ目が、このキャパシタ構造とMFSーFET構造を1体化したMFMIS(Metal Ferroelectric Metal Insulator Semiconductor)構造である。

【0005】キャパシタ構造は、強誘電体薄膜を電極で挟む構造をしており、強誘電体の自発分極の分極反転による反転電流の有無を検出し情報の読み出しを行うものである。MFS-FET構造は、MIS型FETのゲート絶縁膜を強誘電体薄膜で形成したもので、強誘電体の自発分極の方向、大きさに応じてその自発分極を補償するように半導体表面に誘起される電荷により半導体表面の電気伝導度が変化することを利用し、その情報の読み出しを行うものである。MFMISは、先述したフローティングゲート型トランジスタの構造で、そのフローティングゲート電極とコントロールゲート電極との間の絶縁膜を強誘電体薄膜で形成したものである。この場合の記憶情報の読み出しは、前述のMFS-FET構造の場合と同様にしてなされる。

【0006】このような構造の不揮発性記憶素子を用いたメモリセルとして種々のものが提案されている。キャパシタ構造は、通常のDRAMでの1トランジスタと130キャパシタのメモリセルの1キャパシタに置き換えて用いられる。又、MFS-FET構造とMFMIS構造は、フラッシュEEPROMのメモリセルと同様であり、1トランジスタにして用いられるのが最も高集積化に適するとされる。

[0007]

【発明が解決しようとする課題】以上に述べた不揮発性 記憶素子あるいはこれらの素子を用いたメモリセルにお いては、以下のような問題をそれぞれ有している。

【0008】電子のトンネル効果を利用するEPROM 40 系においては、シリコン基板からのゲート電極への電荷 注入を行うために大きな電界が必要になる。更には、シリコン酸化膜中あるいはシリコン酸化膜/シリコン基板 の界面に電荷トラップが発生し書き変え回数が制限される。

【0009】強誘電体の自発分極を利用するキャパシタ構造では、その書き変え回数は、前述のEPROM系の場合の10⁶ 回程度に対し、10¹⁰回程度と大幅に増加するが、現状のDRAMと同一の機能を実現するためには未だ不足している。このキャパシタ構造を前述した通50 常DRAMメモリセルのキャパシタに適用する場合に

は、情報の読み出し動作時に蓄積された情報を破壊しな ければならない。そこで、情報の読み出し後に再度同じ 情報を書き込まければならない。このために、必要とす る情報の書き変え回数が増大するという欠点がある。

【0010】MFS-FET構造では、シリコン基板表 面の活性領域に直接に強誘電体薄膜を形成するために、 シリコン基板表面の界面準位を制御することが難しく、 不揮発性記憶素子が不安定になるという欠点を有してい る。

【0011】MFMIS構造では、強誘電体薄膜を自発 10 分極させるための電圧印加が前述したコントロールゲー ト電極と半導体基板間で行われる。しかし、このコント ロールゲート電極と半導体基板の間には、コントロール ゲート電極を1電極としフローティングゲート電極を対 向電極とし前述の強誘電体薄膜を容量誘電体膜とする第 1のキャパシタと、フローティングゲート電極を1電極 とし半導体基板を対向電極としゲート絶縁膜を容量誘電 体膜とする第2のキャパシタとが直列に接続されて形成 される。このために、情報書き込み動作時、前述した自 発分極のための印加電圧が大きくなる。ここで、第1の 20 キャパシタにかかる電圧を上げるためには、第2のキャ パシタの容量値を大きくしなければならない。しかし、 通常では強誘電体薄膜の誘電率はシリコン酸化膜等ゲー ト絶縁膜に用いられる絶縁膜の誘電率に比べ非常に大き い。このために、前述のゲート絶縁膜を極薄にするとか 第2のキャパシタ面積を広げることが必要になり、不揮 発性記憶装置の実現が難しくなる。

【0012】更に、このMFMIS構造1個のトランジ スタでメモリセルを構成する場合、情報の書き込み動作 時と同様に、情報の読み出し動作時にもMFMISのコ 30 の電極の間に強誘電体薄膜が形成された構造をしてお ントロールゲート電極に所定の電圧を印加することが必 須になる。これは、所望のメモリセルを一義に選択する ためには回避できないことである。このために、強誘電 体薄膜に電圧を印加する回数が増え、分極あるいは分極 反転の繰り返しによる強誘電体特性劣化の問題が生じ易 くなる。

【0013】本発明の目的は以上の課題を解決し、情報 電荷の書き換え回数の増加、動作電圧の低電圧化、更に は強誘電体の長寿命化を可能にせんとするものである。

[0014]

【課題を解決するための手段】このために本発明では、 半導体基板上に形成された第1のMIS型FETと、こ の第1のMIS型FETのゲート電極に接続される一電 極上に強誘電体薄膜が形成されこの強誘電体薄膜上に対 向電極が形成されたキャパシタ構造の強誘電体素子と、 ソース・ドレイン領域のうちの一方の領域が前記一電極 に接続されソース・ドレイン領域のうちの他方の領域が 第1のビット線に接続されゲート電極が第1のワード線 に接続された第2のMIS型FETと、ソース領域とド レイン領域がそれぞれ前記第1のMIS型FETのドレ 50

イン領域と第2のビット線に接続されゲート電極が第2 のワード線に接続された第3のMIS型FETとで不揮 発性メモリセルが構成されるようにする。

【0015】ここで、好ましくは前記第1のMIS型F ETのしきい値電圧が0Vに設定されることである。

【0016】更に好ましくは、前記第1のMIS型FE Tが前記半導体基板の表面に形成された絶縁膜上のシリ コン薄膜に設けられることである。

【0017】前記半導体不揮発性メモリセルへの記憶情 報の書込み動作において、前記第2のMIS型FETが 導通状態にされて前記第1のビット線と前記強誘電体素 子の前記対向電極間に電圧が印加され、その後、前記強 誘電体素子の前記一電極が0Vにされてから前記第2の MIS型FETが非導通状態にされる。

【0018】又、記憶情報の読出し動作においては、前 記強誘電体素子の前記対向電極にOVが印加され、前記 第3のトランジスタが導通状態にされ、前記第2のビッ ト線の電位が増幅され検知される。

[0019]

【実施例】次に本発明について図面を参照して説明す る。図1は本発明のメモリセルの構成を説明する回路図 であり、図2及び図3はメモリセル情報の書込み/読出 し動作時のクロック信号のタイムチャートである。更 に、図4は本発明での蓄積情報読出し動作を示すための 図である。

【0020】図1に示すように、1メモリセルは書込み トランジスタW11と強誘電体素子C11と検出トランジス タS11と読出しトランジスタR11とで構成される。ここ で、強誘電体素子C11はキャパシタ構造のもので、2つ り、以下この2つの電極を上部電極および下部電極と呼 称する。

【0021】このようなメモリセルの構成で、書込みト ランジスタW11のゲート電極は書込みワード線WW1に 接続され、この書込みトランジスタW11のドレイン電極 及びソース電極は、それぞれ書込みビット線BW1及び 検出トランジスタS11のゲート電極および強誘電対素子 C11の下部電極にノードN11を介して接続される。更 に、前述の強誘電体素子C11の上部電極はコモンプレー 40 トCP1に接続される。又、読出しトランジスタR11の ゲート電極は読出しワード線WR1に接続され、この読 出しトランジスタR11のドレイン電極は読出しビット線 BR1に接続されソース電極は前述の検出トランジスタ S11のドレイン電極に接続される。そして、この検出ト ランジスタS11のソース電極は接地される。

【0022】以上のようにして構成されるメモリセル が、図1に示すようにして所定の数だけ繰り返して配列 される。図1では、4ビット分のメモリセルの配列され る場合が示されている。ここで、書込みトランジスタW 21、W₁₂、W₂₂、強誘電体素子C₂₁、C₁₂、C₂₂、検出

トランジスタS₂₁、S₁₂、S₂₂及び読出しトランジスタ R₂₁、R₁₂、R₂₂の各電極は、先述した1メモリセルの 対応する素子の場合と同様にして接続される。

【0023】次に、図1に示したメモリセルへの情報の 書込みの方法について説明する。図2は情報書込み動作 の場合のクロック信号のタイムチャートである。ここ で、図1のトランジスタはnチャネルMOSトランジス タで構成され、回路はポジティブロジックで動作させる ものとする。

【0024】書込み動作の場合は、初めt1時に書込み 10 ワード線WW1に正電圧を印加し書込みトランジスタW 11を導通状態にする。このようにした後、強誘電体素子 C11に情報を書込む。情報の論理"1"を書込む場合に は、図2に示すようにt2時に書込みビット線BW1に 正電圧を印加し、t3時にはOVになるようにする。こ の間、コモンプレートCP1は0Vに固定される。この ようにすることで、強誘電体素子C11に下部電極から上 部電極に向く自発分極を形成する。そして、この自発分 極を形成した後、ノードN11は0 Vにされ、 t4 時に前 述の書込みワード線WW1は0Vにされて、書込みトラ 20 ンジスタW11は非導通状態にされる。同様に情報の論理 "O"を書込む場合には、図2に示すように t5 時に書 込みワード線WW1に正電圧を印加する。このときは書 込みビット線BW1は0Vにされ、t6時にコモンプレ ートCP1に正電圧が印加される。このようにすること で、強誘電体素子C11に上部電極から下部電極に向く自 発分極が形成される。そして、この自発分極を形成した 後、 t7 時にノードN11はOVにされた後、 t8 時に書 込みワード線WW1は0Vにされて書込みトランジスタ W11は非導通状態にされる。

【0025】以上のようにして、先述した1メモリセル を一義に選択して強誘電体素子C11に自発分極として不 揮発性情報を書き込んで保持する。このような書込み動 作の場合は、読出しワード線WR1は0Vに固定され る。

【0026】次に、図1に示したメモリセルの情報の読 出しの方法について説明する。図3は情報読出し動作の 場合のクロック信号のタイムチャートである。

【0027】読出し動作の場合は、図3に示すように書 込みワード線WW1をOVにし、書込みトランジスタW 40 11を非導通状態にする。このようにして、書込みビット 線BW1は0Vにされ、コモンプレートCP1は0Vに 設定される。この状態で読出しビット線BR1は、ある 正電位にプリチャージされている。 tg 時に読出しワー ド線WR1に正電圧が印加される。これにより読出しト ランジスタR11が導通状態になる。情報の"1"がノー ドN11に書込まれている場合には、読出しビット線BR 1は t10時に正電圧の設定電位に昇圧し、情報の"0" の場合には、OVになる。ここで、読出しビット線BR 1にはセンスアンプが接続され(図示せず)、前述の検 50

出トランジスタS11のOFF状態及びON状態に対応す る読出しビット線BR1の電位をこのセンスアンプが感 知し増幅するものとする。ここで、検出トランジスタS 11がOFF状態とはゲート電圧がしきい値電圧以下の電 流が流れている状態をいい、ON状態とはしきい値電圧 を超えるゲート電圧での電流が流れている状態をいうも のとする。

6

【0028】以上本発明の不揮発性メモリセルの動作 を、書込み動作と読出し動作をそれぞれ別々に行う場合 で説明したが、本発明の不揮発性メモリセルでは、情報 書込みのトランジスタと情報読出しのトランジスタとが 異るように構成されているために、情報の書込み動作と 読出し動作とを同時に行えることに言及しておく。

【0029】次に、蓄積情報の書込み/読出し動作時の 強誘電体素子C11と検出トランジスタS11の特性につい て述べる。図4は強誘電体素子C11の上部電極をコント ロールゲート電極に、その下部電極(検出トランジスタ S11のゲート電極) をフローティングゲート電極とする フローティングゲート型トランジスタの特性として示し たものである。ここでこの特性は、検出トランジスタS 11のドレイン電流と前述のコントロールゲート電極にか かる電圧すなわちコントロールゲート電圧の関係につい てのものである。図4に示されるように、情報の"1" が記憶されている場合には前述のドレイン電流とコント ロールゲート電圧の関係を示す曲線はコントロールゲー ト電圧が正電圧側にシフトする。これは、強誘電体素子 C11に形成された自発分極がフローティングゲート電極 からコントロールゲート電極方向に形成されるために、 検出トランジスタS11のチャネル領域に正電荷が誘起さ *30* れるためである。

【0030】これに対し、情報の"0"が記憶されてい る場合には、前述のドレイン電流とコントロールゲート 電圧の関係を示す曲線はコントロールゲート電圧が負電 圧側にシフトする。これは、この場合には強誘電体素子 C11に形成される自発分極がコントロールゲート電極か らフローティングゲート電極方向に形成され、検出トラ ンジスタS11のチャネル領域に負電荷すなわち電子が誘 起されるようになるからである。

【0031】このようにして情報の"1"あるいは "0"が書込まれてフローティングゲート型トランジス タの特性が変化するが、このような情報の書込みの無い 状態でのフローティングゲート型トランジスタの特性 は、図4に示した破線の曲線になるように設定される。 すなわち、フローティングゲート型トランジスタのしき い値電圧はOVあるいはその近傍になるようにする。こ のためには、前述の検出トラジスタのしきい値電圧が0 Vになるようにすればよい。これは、強誘電体薄膜の誘 電率は非常に高く、強誘電体素子C11の容量値が、検出 トランジスタS11のゲート絶縁膜の示す容量値に比べ非 常に大きくなるためである。

【0032】このようにして記憶された情報の読出し は、図3で述べたように読出しトランジスタ R11を導通 させて、前述したようなフローティングゲート型トラン ジスタ特性の変化を検出することで行われる。ここで、 図4に示すようにコントロールゲート電圧 (図3に示し ・ たCP1の電圧に対応する) は0Vに設定される。先述 したように情報の"1"が記憶されている場合には、コ · ・ ントロールゲート電圧が 0 V でのドレイン電流すなわち 図4のA点でのドレイン電流であり、検出トランジスタ S11はOFF状態になる。これに対し、情報の"O"が 10 記憶されている場合には、先述したと同様に考えると図 4のB点でのドレイン電流が検出トランジスタを流れよ うになり、検出トランジスタS11はON状態になる。

【0033】以上のようなフローティングゲート型トラ ンジスタの特性の変化を利用することで情報の読出しが 行われる。

【0034】次に、本発明のメモリセルを作製した場合 のその構造について図5に基づいて説明する。図5は本 発明の1個のメモリセルの断面図である。シリコン基板 1の表面にその膜厚が約500nmの基板絶縁膜2が形 20 成される。この基板絶縁膜2上に単結晶の第1シリコン 薄膜3が形成される。ここでこの第1シリコン薄膜3の 膜厚は約20nmに設定される。このようなSOI(S ilicon onInsulator) 層上にメモリ セルは作製される。

【0035】すなわち、第1シリコン薄膜3上に検出ト ランジスタ用ゲート絶縁膜4が形成される。この検出ト ラジスタ用ゲート絶縁膜4は、膜厚が約10nmのシリ コン酸化膜である。又、この第1シリコン薄膜3には検 ソース領域となる接地用拡散層6が形成される。そし て、この検出トランジスタ用ゲート絶縁膜4及び第1層 間絶縁膜7上に第2シリコン薄膜8が形成される。ここ で、この第2シリコン薄膜8は膜厚が約20nmのポリ シリコン薄膜である。この第2シリコン薄膜8にヒ素不 純物をドープしてフローティングゲート電極9を形成す る。ここで、このフローティングゲート電極9の表面に 酸化イリジウムあるいは酸化ルテニウムを形成してもよ い。次にこのフローティングゲート電極9上に強誘電体 薄膜10が形成される。この強誘電体薄膜10は膜厚が 40 約100nmのチタン酸ジルコン酸鉛(PZT)で構成 される。このような強誘電体薄膜10上にコントロール ゲート電極11が形成される。このようにして先述の強 誘電体素子は、下部電極をフローティングゲート電極9 で、上部電極をコントロールゲート電極11で、強誘電 体薄膜をPZTでそれぞれ構成される。ここで、強誘電 体薄膜としてチタン酸鉛をはじめとするPb系酸化物あ るいはチタン酸ビスマスのようなBi系酸化物の強誘電 体が用いられてもよい。

上に形成される。書込みトランジスタ用ゲート絶縁膜1 2は膜厚が約10nmのシリコン酸化膜で構成される。 この書込みトランジスタ用ゲート絶縁膜12上に書込み トランジスタ用ゲート電極13が形成される。この書込 みトランジスタ用ゲート電極13はタングステンポリサ イドで形成される。この第2シリコン薄膜8には、書込 み用拡散層14が形成されこの拡散層は第2層間絶縁膜 15上に形成された書込み用配線16とコンタクト孔を 介して電気的に接続される。

【0037】又、読出しトランジスタ用ゲート絶縁膜1 7は第1シリコン薄膜3上のシリコン酸化膜で形成され る。ここで、このシリコン酸化膜の膜厚は10nm程度 に設定される。そして、このシリコン酸化膜上に読出し トランジスタ用ゲート電極18が形成される。更に、読 出し用拡散層19が第1シリコン薄膜3に形成され、こ の拡散層は読出し用配線20に電気的に接続される。こ のようにして、読出しトランジスタのソース/ドレイン 領域は検出用拡散層5と読出し用拡散層19とで構成さ れる。以上のようにして本発明のメモリセルの構造がで きあがるが、前述の検出トランジスタ、書込みトランジ スタ及び読出しトランジスタのゲート絶縁膜が、シリコ ン酸化膜以外にシリコン窒化膜などを含む絶縁膜で形成 されてもよいことに触れておく。

【0038】次に、このようなメモリセル構造を図1で 説明したメモリセル配列と対応させて以下に説明する。 【0039】書込み用配線16は書込みビット線BW 1、BW2に対応し、書込みトランジスタ用ゲート電極 13は書込みワード線WW1、WW2に接続される。 又、コントロールゲート電極11はコモンプレートCP 出トランジスタのドレイン領域となる検出用拡散層5と 30 1に接続される。更に、読出しトランジスタ用ゲート電 極18は読出しワード線WR1、WR2に接続される。 読出し用配線20は読出しビット線BR1、BR2に対 応する。

> 【0040】次に、図5に示したメモリセル構造の場合 に得られる、図4で説明したコントロールゲート電圧の シフト量について述べる。この電圧シフト量ΔVpは次 式で与えられる。

[0041]

$$\Delta V p = \pm \frac{p_r}{\varepsilon_o} \frac{1}{\varepsilon f/df + \varepsilon p/dp}$$

【0042】ここで、Prは強誘電体薄膜10の自発分 極の値であり、 ϵ 0、 ϵ f、 ϵ p はそれぞれ真空の誘電 率、強誘電体薄膜10の比誘電率、検出トランジスタ用 ゲート絶縁膜4の比誘電率を表わす。又、df、dpは それぞれ強誘電体薄膜10、検出トランジスタ用ゲート 絶縁膜4の膜厚を表わす。

【0043】ここで、PZTの自発分極値P_rを10μ C/cm^2 、比誘電率 ϵ f を 500 とし、検出トランジ 【0036】書込みトランジスタは第2シリコン薄膜8 50 スタ用ゲート絶縁膜4の比誘電率を4とする。又、PZ

Tの膜厚を100nmとし検出トランジスタ用ゲート絶 縁膜4の膜厚を10nmとして ΔV_p を求めると、この 値は2V程度になる。この値は情報の読出し動作に十分 な値となっている。ここで、前述のPZTの膜厚を50 nm程度にすると、 ΔV_p は1V程度でこのような条件 でも十分に使用できることが判る。

【0044】先述したように、検出トランジスタをSO 「上に形成することで、このトランジスタのサブスレッ シーョルド特性においてゲート電圧に対するドレイン電 流の増加が急峻になる。このために、検出トランジスタ 10 タ特性を示す図である。 のOFF状態とON状態での電流差が大きくなり、図4 のフローティングゲート型トランジスタ特性で示した情 報"1"と情報"0"の判定が容易になる。

[0045]

【発明の効果】以上に説明したように本発明では、メモ リセルが、半導体基板上に形成されたMIS型FET と、このMIS型FETのゲート電極に接続される下部 電極上に強誘電体薄膜が形成され前記強誘電体薄膜上に 上部電極が形成されたキャパシタ構造の強誘電体素子 と、一方のソース・ドレイン領域が前記下部電極に接続 20 N₁₁, N₁₂, N₂₁, N₂₂ ノード され他方のソース・ドレイン領域が情報書込み配線に接 続されたMISトランジスタと、ソース領域とドレイン 領域がそれぞれ前記MIS型FETのドレイン領域と情 報読出し配線に接続されたMISトランジスタとで構成 される。

【0046】このように本発明のメモリセルの情報記憶 は強誘電体の自発分極で行われるため、先述したEPR OM系の不揮発性記憶素子を用いたメモリセルに比し情 報の書き換え回数は10¹⁰~10¹²回と大幅に増加す る。

【0047】又、本発明のメモリセルへの記憶情報の書 込みは、先述した従来のMFMIS構造のメモリセルと 異り、キャパシタ構造の強誘電体素子の前記下部電極と 上部電極間に直接に電圧を印加して行われるため、書込 み電圧の低電圧化が容易になる。例えば2V程度での書 込み動作が可能になる。

【0048】更に、メモリセルの記憶情報の読出しで は、先述したような通常DRAM型のメモリセルの場合 のような情報の破壊はなく、情報の再書込みの必要もな い。又、情報の読出し時に先述したMFMIS構造1個 40 のメモリセルのように強誘電体膜に電圧が印加されない ため、この強誘電体膜の分極反転疲労あるいは分極疲労 は大幅に低減される。このために、メモリセルの書込み /読出し回数を増加させることが可能になり、メモリセ

ルの寿命を延ばすことができる。

【図面の簡単な説明】

【図1】本発明のメモリセルの構成を説明する回路図で ある。

【図2】本発明のメモリセル情報の書込み動作を説明す るタイムチャートである。

【図3】本発明のメモリセル情報の読出し動作を説明す るタイムチャートである。

【図4】本発明のメモリセル動作を説明するトランジス

【図5】本発明のメモリセルの構造を説明する断面図で ある。

【符号の説明】

W₁₁, W₁₂, W₂₁, W₂₂ 書込みトランジスタ

 C_{11} , C_{12} , C_{21} , C_{22} 強誘電体素子

S₁₁, S₁₂, S₂₁, S₂₂ 検出トランジスタ

R₁₁, R₁₂, R₂₁, R₂₂ 読出しトランジスタ

WW1, WW2 書込みワード線

BW1, BW2 書込みビット線

CP1, CP2 コモンプレート


WR1, WR2 読出しワード線

BR1, BR2 読出しビット線


- 1 シリコン基板
- 基板絶縁膜
- 3 第1シリコン薄膜
- 検出トランジスタ用ゲート絶縁膜 4
- 5 検出用拡散層
- 接地用拡散層 6
- 第1層間絶縁膜 *30* 7
 - 第2シリコン薄膜 8
 - フローティングゲート電極
 - 10 強誘電体薄膜
 - コントロールゲート電極 1 1
 - 書込みトランジスタ用ゲート絶縁膜 1 2
 - 書込みトランジスタ用ゲート電極 1 3
 - 書込み用拡散層 14
 - 第2層間絶縁膜 1 5
 - 16 書込み用配線
 - 読出しトランジスタ用ゲート絶縁膜 1 7
 - 読出しトランジスタ用ゲート雷極 18
 - 読出し用拡散層 19
 - 20 読出し用配線

【図1】

Wii, Wiz, Wzi, Wzz 書込みトランジスタ Cii, Ciz, Czi, Czz 強誘電体条子 Sii, Siz, Szi, Szz 検出トランジスタ Rii, Riz, Rzi, Rzz 読出しトランジスタ




[図2]




【図3】

[図4]



【図5】



フロントページの続き

(51) Int. C1. ⁶ H O 1 L 29/792

識別記号 庁内整理番号

FΙ

技術表示箇所